. . . "Bus mastering"@cs . . . . . . . . "bus mastering"@cs . . . . . "Bus mastering je ve v\u00FDpo\u010Detn\u00ED technice funkce, jej\u00ED\u017E hlavn\u00ED n\u00E1pln\u00ED je \u0159\u00EDzen\u00ED sb\u011Brnice. To znamen\u00E1, \u017Ee procesor po\u010D\u00EDta\u010Dov\u00E9ho syst\u00E9mu p\u0159echodn\u011B p\u0159evezme kontrolu nad sb\u011Brnic\u00ED adapt\u00E9ru karty, tzv. Master sb\u011Brnic. Podpora v\u00EDce architektur sb\u011Brnic umo\u017E\u0148uje, aby za\u0159\u00EDzen\u00ED p\u0159ipojen\u00E9 ke sb\u011Brnici zah\u00E1jilo operaci v ur\u010Dit\u00E9m \u010Dase a m\u00EDst\u011B. Sb\u011Brnice Master funguje jako jak\u00FDsi most, nebo samostatn\u00FD procesor."@cs . . "977873"^^ . "bus-master\u016F"@cs . . . "Bus mastering je ve v\u00FDpo\u010Detn\u00ED technice funkce, jej\u00ED\u017E hlavn\u00ED n\u00E1pln\u00ED je \u0159\u00EDzen\u00ED sb\u011Brnice. To znamen\u00E1, \u017Ee procesor po\u010D\u00EDta\u010Dov\u00E9ho syst\u00E9mu p\u0159echodn\u011B p\u0159evezme kontrolu nad sb\u011Brnic\u00ED adapt\u00E9ru karty, tzv. Master sb\u011Brnic. Podpora v\u00EDce architektur sb\u011Brnic umo\u017E\u0148uje, aby za\u0159\u00EDzen\u00ED p\u0159ipojen\u00E9 ke sb\u011Brnici zah\u00E1jilo operaci v ur\u010Dit\u00E9m \u010Dase a m\u00EDst\u011B. Sb\u011Brnice Master funguje jako jak\u00FDsi most, nebo samostatn\u00FD procesor. To je ozna\u010Dov\u00E1no jako \u00FApln\u00E9 \u0159\u00EDzen\u00ED sb\u011Brnice (\"First-party DMA\", \"bus mastering DMA\") a zna\u010D\u00ED to, \u017Ee I/O za\u0159\u00EDzen\u00ED je schopn\u00E9 prov\u00E1d\u011Bt slo\u017Eit\u011Bj\u0161\u00ED sekvence operac\u00ED bez z\u00E1sahu CPU (nap\u0159. Kompletn\u00ED obsluhu NFS) syst\u00E9m DMA \u0159adi\u010De (tak\u00E9 zn\u00E1m\u00FD jako perifern\u00ED procesor, I/O procesor nebo kan\u00E1l) vytv\u00E1\u0159\u00ED p\u0159enos. To obvykle znamen\u00E1, \u017Ee I/O za\u0159\u00EDzen\u00ED obsahuje vlastn\u00ED procesor nebo mikroprocesor na rozd\u00EDl od \"third-party DMA\". V jednoduch\u00E9 architektu\u0159e jen jeden procesor m\u016F\u017Ee b\u00FDt \u0159\u00EDd\u00EDc\u00ED sb\u011Brnic\u00ED. To znamen\u00E1, \u017Ee ve\u0161ker\u00E1 komunikace mezi (\"slave\"), I/O za\u0159\u00EDzen\u00ED mus\u00ED zahrnovat procesor (CPU).Pokro\u010Dilej\u0161\u00ED architektury umo\u017E\u0148uj\u00ED dal\u0161\u00ED prost\u0159edky (nebo v\u00EDce proces\u016F), kter\u00E9 se st\u0159\u00EDdaj\u00ED v ovl\u00E1d\u00E1n\u00ED sb\u011Brnice. To umo\u017E\u0148uje, nap\u0159\u00EDklad \u0159adi\u010D s\u00ED\u0165ov\u00E9 karty pro p\u0159\u00EDstup k \u0159adi\u010Di disku, p\u0159i\u010Dem\u017E procesor provede dal\u0161\u00ED \u00FAkoly, kter\u00E9 nevy\u017Eaduj\u00ED sb\u011Brnice, nap\u0159. na\u010Dten\u00ED k\u00F3du ze sv\u00E9 vyrovn\u00E1vac\u00ED pam\u011Bti. To je patrn\u00E9 zejm\u00E9na u modern\u00EDch multitasking opera\u010Dn\u00EDch syst\u00E9m\u016F, kdy se pozitivn\u011B projev\u00ED v odezv\u011B, \u0159\u00EDzen\u00ED sb\u011Brnice je \u010Dinnost \u010Dasto spojena se sign\u00E1lem p\u0159eru\u0161en\u00ED opera\u010Dn\u00EDho syst\u00E9mu. \u0158\u00EDzen\u00ED sb\u011Brnice PCI a AGP umo\u017En\u00ED v\u00EDce za\u0159\u00EDzen\u00ED na sb\u011Brnici Master, a t\u00EDm v\u00FDrazn\u011B zlep\u0161uje v\u00FDkon pro opera\u010Dn\u00ED syst\u00E9my k b\u011B\u017En\u00E9mu pou\u017Eit\u00ED. Typick\u00FDmi p\u0159\u00EDklady jsou s\u00ED\u0165ov\u00E9 karty, \u0159adi\u010De disku, zvukov\u00E9 karty, Video-Framegrabber a grafick\u00E9 karty, kter\u00E9 mohou m\u00EDt schopnosti \u0159\u00EDzen\u00ED sb\u011Brnic. Bus mastering teoreticky umo\u017E\u0148uje, aby jedno perifern\u00ED za\u0159\u00EDzen\u00ED p\u0159\u00EDmo komunikovalo s jin\u00FDm, v praxi t\u00E9m\u011B\u0159 v\u0161echny periferie zvl\u00E1dnou sb\u011Brnic\u00ED v\u00FDhradn\u011B prov\u00E9st DMA do hlavn\u00ED pam\u011Bti.Ka\u017Ed\u00FD p\u0159\u00EDstroj m\u016F\u017Ee \u0159\u00EDdit data na datov\u00E9 sb\u011Brnici i kdy\u017E je procesor \u010Dte z t\u00E9ho\u017E za\u0159\u00EDzen\u00ED, ale pouze \u0159\u00EDd\u00EDc\u00ED sb\u011Brnice \u0159\u00EDd\u00ED adresovou sb\u011Brnici a \u0159\u00EDdic\u00ED sign\u00E1ly. Je-li v\u00EDce p\u0159\u00EDstroj\u016F, mohou ovl\u00E1dat sb\u011Brnice, je ale zapot\u0159eb\u00ED rozhod\u010D\u00ED pl\u00E1n, aby se zabr\u00E1nilo v\u011Bt\u0161\u00EDmu mno\u017Estv\u00ED p\u0159\u00EDstroj\u016F pokou\u0161ej\u00EDc\u00ED se \u0159\u00EDdit sb\u011Brnice sou\u010Dasn\u011B. \u0158ada r\u016Fzn\u00FDch syst\u00E9m\u016F se pou\u017E\u00EDv\u00E1 pro tento \u00FA\u010Del; nap\u0159\u00EDklad SCSI m\u00E1 pevnou prioritou pro ka\u017Ed\u00FD SCSI ID.Direct Memory Access (DMA) je jednoduch\u00E1 forma ovl\u00E1d\u00E1n\u00ED sb\u011Brnice, kde je I/O za\u0159\u00EDzen\u00ED \u0159\u00EDzen\u00E9 CPU kter\u00E9 \u010Dte nebo zapisuje do jedn\u00E9 nebo v\u00EDce souvisl\u00FDch blok\u016F pam\u011Bti a pak sign\u00E1l vede do procesoru."@cs . . . . "14525815"^^ . "2889"^^ . . . . "27"^^ . .