. . . . . "Pipelining"@cs . "Pipelining neboli z\u0159et\u011Bzen\u00E9 zpracov\u00E1n\u00ED, \u010Di p\u0159ekr\u00FDv\u00E1n\u00ED strojov\u00FDch instrukc\u00ED. Z\u00E1kladn\u00ED my\u0161lenkou je rozd\u011Blen\u00ED zpracov\u00E1n\u00ED jedn\u00E9 instrukce mezi r\u016Fzn\u00E9 \u010D\u00E1sti procesoru a t\u00EDm i dosa\u017Een\u00ED mo\u017Enosti zpracov\u00E1vat v\u00EDce instrukc\u00ED najednou."@cs . . . "z\u0159et\u011Bzen\u00ED"@cs . . . "92025"^^ . . "14878281"^^ . "p\u0159ekr\u00FDvan\u00E9m zpracov\u00E1n\u00ED instrukc\u00ED"@cs . . . . "z\u0159et\u011Bzen\u00ED instrukc\u00ED"@cs . "Pipelining"@cs . . "instruk\u010Dn\u00ED pipelining"@cs . "32"^^ . "pipeline"@cs . . . . . . "podporuje z\u0159et\u011Bzen\u00E9 zpracov\u00E1n\u00ED"@cs . "pipelining"@cs . . . . . "Pipelining neboli z\u0159et\u011Bzen\u00E9 zpracov\u00E1n\u00ED, \u010Di p\u0159ekr\u00FDv\u00E1n\u00ED strojov\u00FDch instrukc\u00ED. Z\u00E1kladn\u00ED my\u0161lenkou je rozd\u011Blen\u00ED zpracov\u00E1n\u00ED jedn\u00E9 instrukce mezi r\u016Fzn\u00E9 \u010D\u00E1sti procesoru a t\u00EDm i dosa\u017Een\u00ED mo\u017Enosti zpracov\u00E1vat v\u00EDce instrukc\u00ED najednou. F\u00E1ze zpracov\u00E1n\u00ED je rozd\u011Blena minim\u00E1ln\u011B na 2 \u00FAseky: Na\u010Dten\u00ED a dek\u00F3dov\u00E1n\u00ED instrukce Proveden\u00ED instrukce a p\u0159\u00EDpadn\u00E9 ulo\u017Een\u00ED v\u00FDsledkuTo vedlo k vytvo\u0159en\u00ED procesoru slo\u017Een\u00E9ho ze dvou spolupracuj\u00EDc\u00EDch subprocesor\u016F (skal\u00E1rn\u00ED architektura), kdy ka\u017Ed\u00E1 \u010D\u00E1st realizuje danou f\u00E1zi zpracov\u00E1n\u00ED. Procesor m\u00E1 \u010D\u00E1sti \u2013 EU (Execution Unit) a BIU (Bus Interface Unit). Z\u0159et\u011Bzen\u00ED se st\u00E1le vylep\u0161uje a u nov\u011Bj\u0161\u00EDch procesor\u016F se ji\u017E m\u016F\u017Eeme setkat st\u00E1le s v\u00EDce \u0159et\u011Bzci rozpracovan\u00FDch informac\u00ED (v\u00EDce pipelines). Z toho vypl\u00FDv\u00E1, \u017Ee je mo\u017Eno dokon\u010Dit v\u00EDce, ne\u017E 1 instrukci za 1 hodinov\u00FD cyklus (takt procesoru).Z\u0159et\u011Bzen\u00E9 zpracov\u00E1n\u00ED je technika pou\u017E\u00EDvan\u00E1 p\u0159i n\u00E1vrhu po\u010D\u00EDta\u010D\u016F pro zv\u00FD\u0161en\u00ED jejich instruk\u010Dn\u00EDho pr\u016Fchodu (po\u010Det instrukc\u00ED, kter\u00E9 mohou b\u00FDt vykon\u00E1ny za jednotku \u010Dasu). Z\u00E1kladn\u00ED instruk\u010Dn\u00ED cyklus je rozd\u011Blen na s\u00E9rie zvan\u00E9 veden\u00ED. M\u00EDsto zpracov\u00E1v\u00E1n\u00ED ka\u017Ed\u00E9 instrukce postupn\u011B (dokon\u010Den\u00ED jedn\u00E9 instrukce p\u0159ed za\u010D\u00E1tkem dal\u0161\u00ED), ka\u017Ed\u00E1 instrukce je rozd\u011Blena na sled krok\u016F, tak\u017Ee r\u016Fzn\u00E9 kroky mohou b\u00FDt vykon\u00E1ny sou\u010Dasn\u011B a paraleln\u011B (jin\u00FDm okruhem).Z\u0159et\u011Bzen\u00ED zvy\u0161uje instruk\u010Dn\u00ED pr\u016Ftok prov\u00E1d\u011Bn\u00EDm v\u00EDce operac\u00ED sou\u010Dasn\u011B, ale nesni\u017Euje instruk\u010Dn\u00ED latenci (\u010Das pro proveden\u00ED instrukce od za\u010D\u00E1tku do konce), jeliko\u017E st\u00E1le mus\u00ED prov\u00E9st v\u0161echny kroky. Vskutku, m\u016F\u017Ee to zvy\u0161ovat latenci kv\u016Fli p\u0159\u00EDdavn\u00FDm overhead z rozd\u011Blen\u00ED v\u00FDpo\u010Dt\u016F na odd\u011Blen\u00E9 kroky a h\u016F\u0159e, z\u0159et\u011Bzen\u00ED se m\u016F\u017Ee zdr\u017Eet (p\u0159\u00EDpadn\u011B pot\u0159ebovat proplach), co\u017E d\u00E1le zvy\u0161uje latenci. Z\u0159et\u011Bzen\u00ED tedy zvy\u0161uje pr\u016Ftok za cenu latence a je \u010Dasto pou\u017E\u00EDv\u00E1no v CPU, ale nikoliv v realtime syst\u00E9mech, kter\u00E9 jsou na latenci t\u011B\u017Ece z\u00E1visl\u00E9.Ka\u017Ed\u00E1 instrukce je rozd\u011Blena do posloupnosti z\u00E1visl\u00FDch krok\u016F. Prvn\u00EDm krokem je v\u017Edy donesen\u00ED instrukce z pam\u011Bti, posledn\u00EDm krokem je v\u011Bt\u0161inou z\u00E1pis v\u00FDsledku do procesn\u00EDho registru nebo pam\u011Bti. Z\u0159et\u011Bzen\u00ED se sna\u017E\u00ED umo\u017Enit procesoru pracovat na tolika instrukc\u00EDch z\u00E1rove\u0148, kolik je z\u00E1visl\u00FDch krok\u016F, stejn\u011B jako mont\u00E1\u017En\u00ED linka buduje n\u011Bkolik vozidel sou\u010Dasn\u011B, ne\u017E aby \u010Dekala, a\u017E jedno projde celou linkou, ne\u017E za\u010Dne s dal\u0161\u00EDm. Stejn\u011B jako c\u00EDlem mont\u00E1\u017En\u00ED linky je udr\u017Eet ka\u017Edou sou\u010D\u00E1st produktivn\u00ED v ka\u017Ed\u00E9m okam\u017Eiku, z\u0159et\u011Bzen\u00ED chce udr\u017Eet ka\u017Edou \u010D\u00E1st procesoru zanepr\u00E1zdn\u011Bnou s n\u011Bjakou instrukc\u00ED. Z\u0159et\u011Bzen\u00ED v po\u010D\u00EDta\u010Di umo\u017E\u0148uje, \u017Ee \u010Das cyklu je \u010Das nejpomalej\u0161\u00EDho kroku a ide\u00E1ln\u011B je v ka\u017Ed\u00E9m cyklu dokon\u010Dena jedna strojov\u00E1 instrukce.Pojem pipeline je analogi\u00ED faktu, \u017Ee v potrub\u00ED je v ka\u017Ed\u00E9m \u00FAseku kapalina, stejn\u011B jako je ka\u017Ed\u00E1 \u010D\u00E1st procesoru zat\u00ED\u017Eena prac\u00ED."@cs . . "9576"^^ . . . . . . .